著者/訳者名 Ｓｔｕａｒｔ　Ｓｕｔｈｅｒｌａｎｄ／著　Ｓｉｍｏｎ　Ｄａｖｉｄｍａｎｎ／著　Ｐｅｔｅｒ　Ｆｌａｋｅ／著　浜口加寿美／訳　河原林政道／訳　高嶺美夫／訳　明石貴昭／訳
出版社名 丸善 (ISBN：4-621-07515-2)
発行年月 2005年01月
20080512

状態：並　カバー全体的に薄スレ跡あり。他は良好
【新品同様/並上/並/並下/可の5段階評価】

ＳｙｓｔｅｍＶｅｒｉｌｏｇは、Ｖｅｒｉｌｏｇ　ＨＤＬを新たに大幅に機能強化したものであり、デザイン、テストベンチ、形式的検証、Ｃ言語ベースＡＰＩが大幅に機能拡張されている。これらの拡張機能は、設計者、検証エンジニア、アーキテクトに重要な新機能を提供し、異なるプロジェクトメンバ間でのチームワークと連携の改善を可能にする。ＳｙｓｔｅｍＶｅｒｉｌｏｇベースのＥＤＡツールを採用した開発チームでは、生産性が向上し、短期間で高品質な設計が可能になる。本書は、ＳｙｓｔｅｍＶｅｒｉｌｏｇと将来のハードウェア設計言語の学習を始めるための絶好の書籍である。